„Złoty Środek” wśród Przetworników

Przetwornik z sukcesywną aproksymacją, znany również jako przetwornik z kompensacją wagową, jest jednym z najpopularniejszych i najbardziej wszechstronnych typów przetworników analogowo-cyfrowych. Zapewnia on doskonałą równowagę między szybkością, rozdzielczością i kosztem, co czyni go idealnym rozwiązaniem dla niezliczonych zastosowań.

Jego podstawowa zasada działania to metoda kolejnych porównań, która działa jak bardzo wydajna gra w zgadywanie. Zamiast porównywać napięcie wejściowe z setkami wzorców naraz, jak w przetworniku Flash, systematycznie zawęża on możliwości, bit po bicie, wykonując wyszukiwanie binarne w celu znalezienia właściwej reprezentacji cyfrowej.

Architektura i Kluczowe Komponenty

Architektura przetwornika SAR jest elegancka i wydajna, zbudowana wokół czterech kluczowych komponentów działających w pętli sprzężenia zwrotnego.

• Rejestr Kolejnych Przybliżeń (SAR): Jest to cyfrowy „mózg” przetwornika. To układ logiczny, który generuje kod binarny do przetestowania na każdym etapie konwersji. Inteligentnie ustawia, zachowuje lub zeruje bity na podstawie informacji zwrotnej z komparatora.
• Przetwornik Cyfrowo-Analogowy (C/A): Przetwornik C/A pobiera „propozycję” kodu binarnego z rejestru SAR i przekształca ją z powrotem w napięcie analogowe ($U_{DAC}$). To wygenerowane napięcie jest następnie porównywane z rzeczywistym napięciem wejściowym.
• Komparator: Ten komponent porównuje nieznane napięcie wejściowe ($U_{we}$) z napięciem testowym ($U_{DAC}$) z przetwornika C/A. Na wyjściu generuje pojedynczy bit ('1' lub '0'), informując SAR, czy jego próba była za wysoka czy za niska.
• Zegar: Sygnał zegarowy synchronizuje całą operację, zapewniając, że każdy z $N$ kroków porównania dla konwersji $N$-bitowej odbywa się w precyzyjnej, sekwencyjnej kolejności.

Proces Konwersji: Przykład Krok po Kroku

Najlepszym sposobem na zrozumienie metody sukcesywnej aproksymacji jest prześledzenie przykładu. Wyobraźmy sobie 4-bitowy przetwornik A/C z napięciem odniesienia $U_{REF} = 16\text{V}$, próbujący przetworzyć napięcie wejściowe $U_{we} = 11.5\text{V}$. Konwersja zajmie 4 cykle zegara.

1. Cykl 1 (Bit Najbardziej Znaczący - MSB): SAR ustawia MSB na 1. Propozycja binarna to $1000$. Przetwornik C/A konwertuje to na $1/2 \cdot U_{REF} = 8\text{V}$. Komparator sprawdza: Czy $11.5\text{V} > 8\text{V}$? Tak. Dlatego SAR zachowuje MSB jako $1$. Aktualny wynik: $1xxx$.
2. Cykl 2 (Następny Bit): SAR ustawia następny bit na 1. Propozycja binarna to $1100$. C/A konwertuje to na $(1/2 + 1/4) \cdot U_{REF} = 12\text{V}$. Komparator sprawdza: Czy $11.5\text{V} > 12\text{V}$? Nie. Dlatego SAR zeruje ten bit. Aktualny wynik: $10xx$.
3. Cykl 3 (Następny Bit): SAR zachowuje obecny stan $10$ i ustawia następny bit na 1. Propozycja to $1010$. C/A konwertuje to na $(1/2 + 0/4 + 1/8) \cdot U_{REF} = 10\text{V}$. Komparator sprawdza: Czy $11.5\text{V} > 10\text{V}$? Tak. Dlatego SAR zachowuje ten bit jako $1$. Aktualny wynik: $101x$.
4. Cykl 4 (Bit Najmniej Znaczący - LSB): SAR zachowuje obecny stan $101$ i ustawia ostatni bit na 1. Propozycja to $1011$. C/A konwertuje to na $(1/2 + 0/4 + 1/8 + 1/16) \cdot U_{REF} = 11\text{V}$. Komparator sprawdza: Czy $11.5\text{V} > 11\text{V}$? Tak. Dlatego SAR zachowuje ten bit jako $1$. Końcowy wynik: $1011$.

Po $N$ cyklach rejestr przechowuje ostateczną wartość cyfrową. Dla N-bitowego przetwornika cały proces wymaga $N$ porównań.

Ocena Metody