Przetworniki A/C z Sukcesywną Aproksymacją

Przetwornik z sukcesywną aproksymacją

Przetwornik z sukcesywną aproksymacją, zwykle oznaczany jako SAR ADC, przetwarza napięcie wejściowe metodą wyszukiwania binarnego. W kolejnych decyzjach wykorzystuje jeden komparator i jeden przetwornik C/A, więc jego szybkość, rozdzielczość, pobór mocy i koszt zależą od wykonania oraz warunków pracy.

Podstawą działania jest metoda kolejnych porównań. Przetwornik Flash używa wielu komparatorów pracujących równolegle, natomiast SAR sprawdza kolejne wagi binarne i zawęża zakres kodu aż do rozstrzygnięcia wszystkich bitów.

Architektura i kluczowe komponenty

Podstawowy SAR ADC ma cztery główne bloki toru sygnałowego oraz układ taktowania. Układ próbkująco-pamiętający utrzymuje napięcie wejściowe, a przetwornik C/A, komparator i rejestr SAR wyznaczają kolejne bity.

• Rejestr kolejnych przybliżeń (SAR): Ten układ logiczny generuje kod próbny na każdym etapie konwersji. Ustawia, zachowuje lub zeruje bit zgodnie z decyzją komparatora.
• Przetwornik cyfrowo-analogowy (C/A): Przetwornik C/A zamienia kod próbny z rejestru SAR na napięcie analogowe ($U_{DAC}$). Komparator porównuje to napięcie z napięciem wejściowym utrzymywanym przez układ próbkująco-pamiętający.
• Komparator: Ten układ porównuje utrzymywane napięcie wejściowe ($U_{we}$) z napięciem testowym ($U_{DAC}$) z przetwornika C/A. Generuje pojedynczy bit ('1' lub '0'), który wskazuje zachowanie albo wyzerowanie testowanego bitu.
• Zegar: Sygnał zegarowy porządkuje kolejne decyzje. W idealnym algorytmie konwersja $N$-bitowa wymaga $N$ decyzji bitowych.
• Układ próbkująco-pamiętający (S/H): Układ pobiera napięcie wejściowe i utrzymuje je podczas decyzji bitowych. W części przetworników funkcja ta jest zintegrowana z torem wejściowym lub przetwornikiem C/A.

Proces konwersji: przykład krok po kroku

Rozważmy 4-bitowy przetwornik A/C z napięciem odniesienia $U_{REF} = 16\text{ V}$ oraz napięciem wejściowym utrzymywanym na poziomie $U_{we} = 11{,}5\text{ V}$. Idealne wyszukiwanie binarne obejmuje 4 decyzje porównawcze. Pobieranie próbki, ustalanie napięcia przetwornika C/A i taktowanie interfejsu mogą dodać cykle w rzeczywistym układzie.

1. Cykl 1 (MSB, bit najbardziej znaczący): SAR ustawia MSB na 1. Kod próbny to $1000$. Przetwornik C/A wytwarza $1/2 \cdot U_{REF} = 8\text{ V}$. Komparator sprawdza $11{,}5\text{ V} > 8\text{ V}$, więc SAR zachowuje MSB jako $1$. Aktualny wynik: $1xxx$.
2. Cykl 2 (kolejny bit): SAR ustawia następny bit na 1. Kod próbny to $1100$. Przetwornik C/A wytwarza $(1/2 + 1/4) \cdot U_{REF} = 12\text{ V}$. Komparator sprawdza $11{,}5\text{ V} > 12\text{ V}$, co daje wynik ujemny, więc SAR zeruje ten bit. Aktualny wynik: $10xx$.
3. Cykl 3 (kolejny bit): SAR zachowuje stan $10$ i ustawia następny bit na 1. Kod próbny to $1010$. Przetwornik C/A wytwarza $(1/2 + 0/4 + 1/8) \cdot U_{REF} = 10\text{ V}$. Komparator sprawdza $11{,}5\text{ V} > 10\text{ V}$, więc SAR zachowuje ten bit jako $1$. Aktualny wynik: $101x$.
4. Cykl 4 (LSB, bit najmniej znaczący): SAR zachowuje stan $101$ i ustawia ostatni bit na 1. Kod próbny to $1011$. Przetwornik C/A wytwarza $(1/2 + 0/4 + 1/8 + 1/16) \cdot U_{REF} = 11\text{ V}$. Komparator sprawdza $11{,}5\text{ V} > 11\text{ V}$, więc SAR zachowuje ten bit jako $1$. Końcowy wynik: $1011$.

Po $N$ decyzjach bitowych rejestr przechowuje końcowy kod cyfrowy. Idealny algorytm dla przetwornika $N$-bitowego wymaga $N$ porównań, natomiast pobieranie próbki i pozostałe fazy czasowe zależą od wykonania. Napięcie wejściowe w przykładzie leży dokładnie w połowie między kodami 11 i 12, więc pokazana konwencja ścisłego porównania zwraca kod 11. Inna reguła rozstrzygania remisu może zwrócić kod 12.

Ocena metody