Odzyskiwanie Zegara - Implementacja Techniczna

Podstawy pętli fazowej (PLL)

Odbiornik może odzyskać taktowanie za pomocą . Pętla dostosowuje oscylator tak, aby jego faza i częstotliwość podążały za odniesieniem wyznaczonym z przejść w strumieniu danych. Wyjście oscylatora dostarcza zegar próbkowania i śledzi taktowanie nadajnika.

Detektor Fazowy

Porównuje fazę odniesienia i fazę sprzężenia zwrotnego

Filtr Pętli

Filtruje błąd fazy i steruje VCO

Oscylator Sterowany Napięciem

Generuje odzyskany zegar

Architektury PLL do odzyskiwania zegara

1. Analogowa pętla fazowa

Analogowe PLL przetwarzają sygnały ciągłe w całej pętli. Poziom szumu i jitteru zależy od detektora fazowego, filtru pętli, oscylatora oraz implementacji układu.

Komponenty: Analogowy detektor fazowy, filtr RC pętli, VCO LC
Zalety: Niski jitter w odpowiednio zaprojektowanych układach, szeroki zakres częstotliwości
Wady: Czułość na proces technologiczny, wyższe zużycie energii

2. Cyfrowa pętla fazowa (DPLL)

Cyfrowe PLL realizują porównanie fazy i filtrację pętli za pomocą logiki cyfrowej, co umożliwia programowanie parametrów i integrację z systemami cyfrowymi.

Komponenty: Cyfrowy detektor fazowy, cyfrowy filtr pętli, DCO
Zalety: Programowalność, integracja z logiką cyfrową, mniejsza czułość na zmiany parametrów elementów
Wady: Szum kwantyzacji, ograniczenia skończonej rozdzielczości

3. W pełni cyfrowa pętla fazowa (ADPLL)

ADPLL realizuje detekcję fazy, filtrację i sterowanie oscylatorem w domenie cyfrowej. Nadaje się do układów scalonych zawierających cyfrową logikę taktowania.

Komponenty: TDC, cyfrowy filtr pętli, cyfrowy oscylator sterowany
Zalety: Cyfrowa implementacja, łatwa integracja z logiką testową
Wady: Wymaga szybkich obwodów cyfrowych

Odzyskiwanie zegara z kodów liniowych

Kody z własnym taktowaniem

Manchester zawiera przejście w każdym bicie, natomiast RZ wraca do poziomu odniesienia w obrębie symbolu. Te przejścia dostarczają informacji o taktowaniu.

f_{\text{clock}} = \frac{1}{T_{\text{bit}}}

Kody bez własnego taktowania

Kody NRZ i AMI nie gwarantują przejścia w każdym przedziale bitowym. Odbiornik śledzi występujące przejścia i utrzymuje pracę oscylatora między nimi.

\Delta t = t_{\text{edge},n} - t_{\text{edge},n-1}

Metryki odzyskiwania zegara

Jitter zegara

Jitter to odchylenie zbocza lub okresu zegara od jego idealnego położenia w czasie. Układ odzyskiwania zegara powinien utrzymywać tę zmienność w granicach określonych dla interfejsu lub systemu.

Typy jitteru

Jitter fazowy: Odchylenie fazy względem idealnego taktowania
Jitter okresu: Zmiana okresu zegara
Jitter cykl do cyklu: Różnica między kolejnymi okresami zegara

Funkcja transferu PLL

Dla zlinearyzowanego modelu ze sprzężeniem jednostkowym:

H(s) = \frac{K_d \cdot K_v \cdot F(s)}{s + K_d \cdot K_v \cdot F(s)}