CRC-4 i Wyrównanie

Wyrównanie ramki i wieloramki E1

Sygnał E1 przenosi 2 048 000 bitów na sekundę w ramkach po 256 bitów. Odbiornik musi ustalić granice ramek i zinterpretować 16-ramkowe struktury wieloramek CRC-4 i CAS. Potrzebuje także mechanizmu wykrywania błędów transmisji.

1. Wyrównanie ramki i wieloramki: Odbiornik znajduje początek każdej 256-bitowej ramki oraz właściwej 16-ramkowej wieloramki na podstawie zdefiniowanych wzorców wyrównania.
2. Wykrywanie błędów: Odbiornik sprawdza, czy szum lub zakłócenia zmieniły przesłane dane.

Struktura ramki E1 umieszcza wyrównanie ramki w Szczelinie Czasowej 0 (TS0), a po włączeniu CRC-4 także jego narzut w bicie 1 TS0. Sygnalizacja Skojarzona z Kanałem (CAS) korzysta z odrębnej 16-ramkowej struktury w TS16.

Wzorce wyrównania ramki i wieloramki E1

Struktury ramek E1 używają zdefiniowanych wzorców bitowych, które pozwalają odbiornikowi odzyskać położenie ramki i wieloramki.

• Sygnał wyrównania ramki (FAS) w TS0: Odbiornik wyszukuje 7-bitowy wzorzec 0011011 w bitach 2-8 TS0 każdej ramki parzystej (ramka 0, 2, 4,...). Wielokrotne wykrycie wzorca w odstępach 256 bitów ustala synchronizację ramki. Gdy używany jest CRC-4, bit 1 tych ramek przenosi bit kontrolny CRC-4.
• Sygnał wyrównania wieloramki (MFAS) w TS16: W przypadku CAS osiem bitów TS16 w ramce 0 ma postać 0000xyxx. Pierwsze 4 bity, 0000, oznaczają początek 16-ramkowego cyklu CAS. Bity x są zapasowe i mają wartość 1, gdy nie są używane. Bit y przenosi wskazanie alarmu do strony zdalnej, przy czym 0 oznacza pracę normalną, a 1 alarm. Ta struktura TS16 jest odrębna od wyrównania wieloramki CRC-4. W CRC-4 bit 1 TS0 przenosi sześciobitową sekwencję MFAS 001011 w ramkach bez FAS o numerach 1, 3, 5, 7, 9 i 11. Bit 1 ramek 13 i 15 przenosi bity sygnalizacji błędu CRC-4 E.

Wykrywanie błędów CRC-4

Aby monitorować jakość łącza transmisyjnego, konfiguracja E1 może używać mechanizmu sprawdzania błędów zwanego CRC-4. CRC-4 wykrywa błędy i wspiera monitorowanie jakości łącza. Mechanizm dostarcza informację o błędzie, a korekcję uszkodzonych danych realizuje osobna funkcja.

Procedura CRC-4

1. Obliczenie bloku: Blok CRC-4 stanowi jedna 8-ramkowa podwieloramka (SMF) zawierająca 2048 bitów. Nadajnik zastępuje cztery pozycje CRC zerami, mnoży wielomian SMF przez x⁴ i dzieli modulo 2 przez wielomian generatora x⁴ + x + 1. Reszta ma cztery bity: C1 jest bitem najbardziej znaczącym, a C4 najmniej znaczącym.
2. Transmisja: W SMF I bity C1-C4 zajmują bit 1 TS0 ramek z FAS o numerach 0, 2, 4 i 6. W SMF II zajmują odpowiednio ramki 8, 10, 12 i 14. Każdy zestaw czterech bitów jest resztą obliczoną dla poprzedniej SMF. Bit 1 TS0 przenosi sześciobitową sekwencję wyrównania wieloramki CRC-4 001011 w ramkach bez FAS o numerach 1, 3, 5, 7, 9 i 11. Bit 1 ramek 13 i 15 przenosi bity E sygnalizujące błędy wykryte w odebranych SMF.
3. Weryfikacja: Odbiornik wyodrębnia odebrane bity CRC, zastępuje ich pozycje zerami i powtarza mnożenie oraz dzielenie dla odpowiedniej SMF o długości 2048 bitów. Porównuje obliczoną resztę z bitami CRC otrzymanymi w kolejnej SMF. Niezgodność wskazuje co najmniej jeden wykryty błąd w kontrolowanym bloku.

Urządzenia mogą zliczać niezgodności CRC dla poszczególnych SMF i wykorzystywać je do monitorowania jakości toru E1.