Podwójne Wyzwanie Strumienia Cyfrowego

Strumień E1 to w istocie ciągła rzeka 2 048 000 bitów płynących każdej sekundy. Aby odbiornik mógł nadać temu sens, musi rozwiązać dwa fundamentalne problemy:

1. Problem Wyrównania (Synchronizacji): Jak odbiornik ma znaleźć dokładny początek każdej 256-bitowej ramki i każdej 16-ramkowej wieloramki w tym niekończącym się strumieniu? Bez wyraźnych znaczników dane są bezużyteczne.
2. Problem Integralności: Skąd odbiornik ma wiedzieć, czy odebrane dane nie zostały uszkodzone w trakcie transmisji przez szum lub zakłócenia?

Standard E1 elegancko rozwiązuje oba te problemy, wykorzystując bity nagłówkowe w strukturze wieloramki, głównie w obrębie Szczeliny Czasowej 0 (TS0).

Znaleźć Drogę: Wzorce Wyrównania Ramki i Wieloramki

Wieloramka E1 używa specyficznych, unikalnych wzorców bitowych jako „znaków drogowych”, które pozwalają odbiornikowi zsynchronizować się z przychodzącą strukturą danych.

• Słowo Wyrównania Ramki (FAW) w TS0: Odbiornik najpierw poszukuje Słowa Wyrównania Ramki, czyli 7-bitowego wzorca `0011011`. Wzorzec ten jest przesyłany w Szczelinie Czasowej 0 każdej ramki parzystej (Ramka 0, 2, 4,...). Gdy odbiornik wielokrotnie odnajdzie ten wzorzec w odstępach 256 bitów, wie, że osiągnął synchronizację ramki.
• Słowo Wyrównania Wieloramki (MFAW) w TS16: Po osiągnięciu synchronizacji ramki, odbiornik szuka Słowa Wyrównania Wieloramki, czyli 4-bitowego wzorca `0000`. Wzorzec ten jest przesyłany tylko w pierwszych 4 bitach szczeliny TS16 Ramki 0. Wykrycie MFAW sygnalizuje początek nowego 16-ramkowego cyklu, co jest niezbędne do poprawnej interpretacji Sygnalizacji Skojarzonej z Kanałem (CAS) w ramkach 1-15.

Zapewnienie Integralności: Mechanizm CRC-4

Aby monitorować jakość łącza transmisyjnego, standard E1 zawiera wbudowany mechanizm sprawdzania błędów zwany CRC-4. Mechanizm ten nie koryguje błędów, ale skutecznie je raportuje, pozwalając operatorom sieci monitorować wydajność łącza.

Jak Działa CRC-4

1. Obliczenia w Bloku: Nadajnik grupuje ramki jednej wieloramki w blok (a konkretnie w podwieloramkę, SMF). Pobiera wszystkie 2048 bitów tego bloku i wykonuje na nich operację dzielenia wielomianowego, co daje 4-bitową resztę. Ta 4-bitowa wartość to suma kontrolna CRC.
2. Transmisja: Te 4 bity sumy kontrolnej są następnie przesyłane w TS0 ramek nieparzystych w kolejnej wieloramce. Każda ramka nieparzysta przenosi jeden bit z 4-bitowej sumy CRC.
3. Weryfikacja: Odbiornik wykonuje dokładnie to samo dzielenie wielomianowe na danych, które odebrał w odpowiednim bloku. Następnie porównuje swoją obliczoną 4-bitową sumę kontrolną z 4-bitową sumą otrzymaną od nadajnika. Jeśli wartości się nie zgadzają, odbiornik wie, że w tym bloku 2048 bitów wystąpił co najmniej jeden błąd i może zgłosić błąd CRC.

Ta ciągła kontrola błędów stanowi potężne narzędzie do monitorowania jakości łącza, co było znaczącym ulepszeniem w stosunku do starszych systemów PDH, które nie miały takich zintegrowanych możliwości.